一般來說,隨著膜厚的減少電阻率會增加,這被視為半導體成膜的一項課題。然而,這次確認到特別是10 nm以下的領域裡,透過氧成膜再加上利用氫進行的2段成膜,可進一步實現低電阻値。今後,隨著半導體尺寸進一步縮小,預計對於釕膜也會有更薄更低電阻成膜的需求,利用2段成膜將有可能解決這項課題。此外,這次宣布的由2段成膜形成的低電阻與高純度的釕薄膜,無論在哪個階段都可以用相同原料、相同成膜溫度來實現,所以可在相同的成膜裝置內進行成膜,進而降低設備投資成本。詳細內容,我們將於6月28日在比利時根特市召開的ALD2022學會的AA2-TuA: ALD for BEOL會議中進行發表。